info@panadisplay.com
Istraživanje o dizajniranju radijacionih očvršćenih postavki za integriranu struju u Si tehnologiji

Istraživanje o dizajniranju radijacionih očvršćenih postavki za integriranu struju u Si tehnologiji

Jan 16, 2018

1. Pregled

Sa kontinuiranim produbljivanjem ljudskog istraživanja univerzuma, sve više i više elektronskih uređaja je korišćeno u oblasti vazduhoplovstva. Postojanje velikih količina visokonaponskih protona, neutrona, alfa čestica i teških jona u svemirskom okruženju će imati utjecaj na poluprovodničke uređaje u elektronskim uređajima, a zatim ozbiljno ugrožavaju pouzdanost i život svemirskih letjelica. Zbog toga, kako bi se zadovoljile potrebe proširenja vazduhoplovstva i povećale pouzdanost i stabilnost poluprovodničkih uređaja u radijacionom okruženju, istraživanje zračnih efekata poluprovodničkih uređaja i jačanje zračnih efekata postale su fokus istraživanja u oblasti svemira aplikacije.


Trenutno, kao glavna tehnologija poluprovodničkih uređaja, proces silosnog CMOS-a ušao je duboko u submronon i čak manje od 100nm. Na primjenu poluprovodničkog integrisanog kola napravljenog od ovog procesa uticaće efekat ukupnog efekta doze i efekta djelovanja pojedinačnih čestica na zračenje. Uticaj efekata zračenja na poluprovodničke integrirane krug karakteriše napon pragove napona, povećanje struje i dinamike i greške u logičkoj funkciji. Prema tome, obični uređaji i metode projektovanja kola više ne mogu da zadovolje potrebe prostora i vojnih primena, a potrebna je specijalna tehnologija dizajniranja radiacije.


2. Analiza efekta zračenja

2.1 Uticaj ukupnog efekta doze na uređaje

2.11 Uticaj ukupnog efekta doze na oksidni sloj kapije uređaja

Bilo da se radi o silikonskoj kapiji ili metalnom uređaju, postoji sloj od 50 ~ 200nm SiO 2 između vrata i podloge. U uslovima zračenja, akumulacija pozitivnih opterećenja će se desiti na SiO 2 / Si interfejsu. Takva akumulacija pozitivnog punjenja će dovesti do pomeranja pragovnog napona uređaja, što će eventualno uticati na performanse uređaja. Varijacija pragovnog napona koji odgovara broju zarobljenih kavitacija uvedenih radijacijom može se izraziti kao:

1.png

Formula: BH je fiksni pozitivni deo čestice kavitacijske tjelesne tjelesne sfere snimljen nakon što je oksid uhvaćen. Parametar h 1 je rastojanje od sučelja Si / SiO 2 do oksida, a rupa zauzeta na ovom rastojanju može se elektronski kombinovati s podlogom koja prodire u kapiju. Samo kada je debljina oksida manja od 2 xh 1 (6 nm), ne može se uočiti značajno zauzimanje rupa.


Slika 1 prikazuje postepeni drift IV karakteristične krive tipičnih NMOS i PMOS epruveta sa povećanjem ukupne jonizujuće doze zračenja. X-osa na dijagramu je gate gate VG, a Y-os je ID odvodne struje. 0 je IV karakteristična krivulja uređaja prije uništavanja; 1, 2, 3 i 4 označavaju IV karakterističnu krivu uređaja pod različitim zračnim dozama. Kako se vreme povećava, ukupna doza jonizacije se povećava, a drift praga se povećava. Za NMOS cev, kada je pozitivan napon na vratima veći od pragovnog napona, tranzistor počinje da prolazi. Za PMOS tranzistore, tranzistori su povezani kada je negativni napon vrata manji od praga. Prema slici 1 (a), prag napona se u negativnom smeru pomera s povećanjem ukupne jonizacijske doze NMOS cijevi, što pokazuje smanjenje napona praga. Treba uključiti tranzistore koji treba prekinuti, a tranzistori na koje treba da se uključe treba da se zaustave na kraju vremena. Slično tome, prema slici 1 (b), PMOS cev povećava s povećanjem ukupne doze jonizacije, a napon praga pomera se u negativan smjer, pokazujući povećanje napona praga. Tranzistori koje treba upravljati su isključeni, a tranzistori koji moraju da odseče moraju biti neprimenljivi prilikom vođenja. Prema formuli (1), prag napona na NMOS cevi i PMOS cevi je približno proporcionalan kvadratu debljine oksidnog sloja oksidnog sloja kapije.


Srećom, smanjivanjem kritične veličine procesa, debljina oksidnog sloja uređaja se smanjuje, a drift IV karakteristike uređaja je smanjen. Nakon unosa 0,18 mikrona m, debljina oksida kapije je niža od 12NM, a pražnjenje napona praga izazvano zračenjem značajno je smanjeno ili čak nestalo. Uticaj mehanizma na uređaju može se zanemariti u dizajnu kola.

2.png

2.12 Propuštanje curenja u području curenja izazvano efektom ukupne doze

Proces samoregulacije NMOS cijevi, polisilikonska kapija je odložena na tanki oksidni sloj, formiran od aktivnog regiona, nije prekriven izvor / odvodom u polisilikon, proizvodni proces kola visoke koncentracije, ali prisustvo Polisilikonska kapija i tranzistor oksidne kiseonikalne kapije proizveli su parazitski tranzistor, parazitni tranzistor veoma osetljiv na ukupni efekat doze. U uslovima zračenja, pozitivni naboj akumuliran na ivici polja SiO2 će prouzrokovati curenje parazitskog tranzistora. Uz povećanje doze zračenja, struja curenja parazitnog tranzistora ivice takođe brzo raste. Kada se struja curenja povećava na otvorenu struju unutrašnjeg tranzistora, tranzistor će se trajno otvoriti, što dovodi do kvara uređaja. Slika 2 (a) je shematski dijagram gornje površine mehanizma curenja, a Slika 2 (b) je shematski dijagram odseka za mehanizam curenja.

3.png

4.png



Oksidni sloj polja je izvorno izolovan između susednih MOS cevi. Međutim, zbog ukupnog efekta doze, par elektronskih rupa će biti ioniziran u prisustvu kiseonika, a stanje usaglašenosti nakupljene rupom na SiO 2 strani Si / SiO 2 sistema će učiniti da se kiseonik kiseline formira nadole i formiraju elektronsku putanju curenja. Motor za curenje je prikazan na slici 3. Put curenja koji se formira pomoću inverznog polja kiseonika može se proširiti na susedni MOS cevni izvor / područje curenja, što će povećati statičku struju curenja VDD-a na VSS.

5.png

2.2 Uticaj efekta flipping pojedinačnih čestica na uređaje

Efekat flipping pojedinačnih delova se javlja u sekvencijalnom krugu koji sadrži strukturu skladištenja. Uzmemo uzorak kao primer kako bismo objasnili mehanizam efekta flipanja pojedinačnih čestica. Slika 4 je jednostavna struktura zatvarača. Kada je izlazni čvor podvrgnut pojedinačnom incidentu čestica kako bi se formirao "efekat lijevanja", generiše se velika količina punjenja, kao što je prikazano na slici 5. Pod dejstvom električnog polja, punjenje generiše jonizacijom uređaj, koji na kraju utiče na stanje reza.

6.png

Kada su memorisani podaci "0", NMOS cev je na zemlji. U ovom trenutku, kraj curenja PMOS cijevi je u reverzibilnom stanju predispozicije sa PN spojem formiranim od N bunara, a smjer izgrađenog električnog polja usmjeren je od N-bunara do kraja PMOS-a. Kada je kraj curenja PMOS-a incident od strane jedne čestice, mnogi parov elektronske rupe su jonizovani. Pod dejstvom električnog polja, veliki broj rupa se kreće do propuštenog kraja PMOS-a, a elektroni se odvode na N-zamku. Kada se broj pozitivnih naplata prelazi na kraj prolaska PMOS-a određene veličine, on će promeniti stanje prvobitnog skladišta "0" i okrenuti se na spremište "1". Princip je prikazan na slici 6 (a). Slično tome, kada su spremljeni podaci "1", PMOS cijev je na napajanju. U ovom trenutku, kraj curenja NMOS cijevi je u reverzibilnom stanju predispozicije sa PN spojem formiranim od P-supstrata, a pravac izgrađenog električnog polja usmeren je od kraja curenja NMOS cijevi do P- supstrat. Kada je kraj curenja NMOS-a incident od strane jedne čestice, mnogi par elektronskih rupa su jonizovani. Pod dejstvom električnog polja, veliki broj elektrona se kreće do propuštenog kraja NMOS-a, dok kavitacija prolazi do P-substrata. Kada broj nereda negativnog punjenja do NMOS dostigne određeni nivo, on će promijeniti izvorno stanje skladištenja "1" i promijeniti ga na "0", što je prikazano na slici 6 (b).

7.png

Iz prethodne analize nije teško utvrditi da je efekat uznemiravanja pojedinačnih događaja posledica postojanja povratnog PN spoja u CMOS sklopnoj strukturi, a drift električnog naboja realizuje ugrađeno električno polje, što utiče na izvorno logičko stanje.