Dom > Novosti > Sadržaj

Uparivanje CMOS tranzistora

Jan 17, 2018

Usklađivanje tranzistora ima visoku frekvenciju primjene u analognim kolima, kao što su neki diferencijalni parni krugovi, koji uglavnom zavise od usklađivanja vrata sa izvornim naponom. Istovremeno, to je kao aktuelno ogledalo, koje uglavnom zavisi od usklađivanja struje curenja. Obično usklađeni dizajn rasporeda može smanjiti odstupanje napona na + 5mv, čineći struju curenja sa greškom od 1%.

(1) Figura u obliku slova iste dužine.

Podudaranje tranzistora sa različitim dužinama i širinama je vrlo loše. Čak i usklađivanje tranzistora mora zahtijevati istu dužinu kanala. Ne pokušavajte da poklapate tranzistore različitih dužine i širina. Primjer izgleda je prikazan na Slici 2 (a) (b).

2.jpg

(2) Svi tranzistori moraju imati isti smjer i blizu jedni drugih. Ovo može efikasno smanjiti uticaj analognog kola zbog funkcije greške procesa. Primjer izgleda je prikazan na slici 3 (a) (b).

3.jpg

(3) Pravila rasporeda koja koriste isti centar gravitacije.

Odgovarajući tranzistor sa srednjom ili većom preciznošću zahtijeva isti raspored gravitacije, obično dijeljenjem velikih tranzistora u čak paralelne tranzistore i stavljanjem ih u ukršteni niz. Na primjer, u amplifikacionom krugu sa istim diferencijskim parom, korištenjem metode rasporeda tranzistora i centra gravitacije dobijate osjetljiv raspored analognog kola, tako da postoji precizan izlaz. Primer izgleda je prikazan na slici 4.

4.jpg

(4) Izrada fiktivnih uređaja na kraju niza tranzistora može osigurati preciznost poslednjeg tranzistora.

(5) Ne koristite metalnu vezu na tranzistoru koji treba uskladiti, tako da je moguće izbjeći buku i efekte spajanja, naročito nekih osjetljivih uređaja. Primer izgleda je prikazan na slici 5.

5.jpg

(6) Tranzistori koji trebaju biti usklađeni su što dalje od uređaja koji troše energiju, tranzistora i digitalnih tranzistora koji će smanjiti efekat spajanja.

(7) Za povezivanje kapije prsta poput tranzistora koristi se žica i ne koristi polisilikon. Kod umerenih i precizno usklađenih CMOS tranzistora, efekat metalnih žica je mnogo bolji od polisilicija. Primjer izgleda je prikazan na slici 6 (a) (b).

6.jpg

(8) Korišćenje CMOS tranzistora je bolji od PMOS tranzistora jer NMOS tranzistor ima bolju fleksibilnost.


1. Podudaranje otpora

Sledeća pravila su veoma važna za usklađivanje otpora. Obično, greška procesa se može smanjiti na 3% preko njih.

(1) Sledite sva tri principa: otpor treba postaviti u istom pravcu, istom tipu uređaja i blizu jedan drugom. Ovi principi su veoma efikasni za smanjenje uticaja procesnih grešaka na funkciju simulatora.

(2) Koristite isti tip, istu širinu, otpor dužine i istu razdaljinu. Primjer izgleda je prikazan na slici 7 (a) (b).

7.png

(3) Za visoku preciznu otpornost preporučuje se da je širina otpornosti 5 puta minimalne širine procesa, što može efikasno smanjiti procesnu grešku. Primer izgleda je prikazan na slici 8.

8.jpg

(4) Fiktivni otpor se postavlja na oba kraja otpora koji treba uskladiti, kako bi se osiguralo da se širina i dužina odgovarajućeg otpora mogu postići precizno. Primer izgleda je prikazan na slici 9.

9.jpg

(5) Izbjegavajte korištenje kratkog otpora, jer kratke otpornosti lakše utiču na greške procesa. Umereni upori moraju biti veći od 5 kvadratnih otpornika. Tačno odgovarajući otpor je uglavnom manji od 50um.

(6) Koristite otpornost unakrsnog polja. Ako u nizu postoji velika otpornost, preporučuje se da se otpor postavi u višeslojnu strukturu kako bi se formirao dvodimenzionalni niz. Primer izgleda je prikazan na slici 10.

10.jpg


(7) Odgovarajući otpor je daleko od uređaja visokog napona, tranzistora i digitalnih tranzistora kako bi se smanjio efekat neispravnosti.

(8) Ne koristite metalne veze na odgovarajući otpor i izbegavajte efekat spajanja i buke koliko god je moguće. Primer izgleda je prikazan na slici 11.

11.jpg

(9) Za neki otpor manji od 20 oma, otpor će se dobiti upotrebom metalnog sloja i dobit će se tačan otpor.