info@panadisplay.com
Drakula jezik

Drakula jezik

Jan 15, 2018

Prvi korak za korištenje Dracula je također ključni korak, koji kreira komandnu datoteku (datoteku pravila) koja je u skladu sa svojom tehnikom rasporeda i ekstrahira podatke o rasporedu kroz Dracula komandnu datoteku kako bi formirala tabelu mreže rasporeda. Tokom procesa kompajliranja, ako Dracula nađe grešku, pogrešan tip će biti podnijet, a komandna datoteka se debaguje prema informacijama sve dok se ne potpuni. Proces validacije rasporeda Drakula prikazan je na slici 2.

2.png

Struktura komandne datoteke Dracula sastoji se od sljedećih četiri dela (svaki blok počinje sa nazivom "* block block", završava se sa "* END", a ponašanje zaglavlja za zaglavlje se komentira).

1) opisni blok: uključujući putanje i ime ulaznih i izlaznih datoteka, ime ćelije najvišeg nivoa koji se detektuje, naziv sistema za postavljanje CAD-a, faktor skale grafičke jedinice i režim izvršenja.

3.png

U IN DISK-u jednu, napišite ime GDS-a iz Out Stream-a i napišite stazu ako se ne pokreće ispod trenutne staze.

IN DISK = / home / cell - desig n / xx x. gds

2) blok ulaza: GDS broj u rasporedu odgovara broju sloja u komandnoj datoteci (računar identifikuje samo broj GDS nivoa i nema nikakve veze sa nazivom specifičnog sloja). as

4.png

U suprotnom LVS ne može normalno da radi. Komandne datoteke moraju biti blisko integrisane sa procesom, a različiti komandni dokumenti su potrebni za različite procese.

3) radni blok: glavni dio komandne datoteke. Izvlačenje izgleda, kombinovano sa specifičnim procesom, struktura izgleda kako bi se identifikovale razne komponente i veze na mapi. Korišćenjem logičkih topoloških odnosa između slojeva i A, Ili, Ne, Unosa i drugih komandi, uspostavljamo sloj prepoznavanja, vezu uređaja i elektrodnih uređaja. Izrada kruga za postavljanje je važno sredstvo za verifikaciju rasporeda, koja regeneriše kolo prema informacijama o rasporedu. U operativnom bloku alata Dracula, logičan rad kombinacije prvobitnog sloja, prebuđenog sloja i ulaznog sloja koristi se za identifikaciju komponenti i tabelu mreže koja formira liniju. Sledi proces Pwell-CMOS kao primer.

5.jpg

6.png

Kroz gorenavedenu naredbu generiše se sloj prepoznavanja i određuje se sloj veze.

; * * * CONN ECT LIST * * * *;

7.png

Na kraju, NMOS cev i PMOS cev se mogu identifikovati opisom komponenti.

8.png

U radu bloka bićemo na čip tehnologiji i definisana je struktura uređaja, original u fizici, ne svaki izdanje povezano izvlačenje u razne osnovne elemente integrisanog kola, i mrežni izraz iz principa dijagrama generacije na isti nivo tranzistor, može postati predmet poređenja. Prema tome, sve komponente koje se koriste u dizajnu kola moraju se objasniti u radnom bloku.


U CMOS integrisanim kolima, osnovni uređaji su NMOS, PMOS, MOS kondenzatori, polisilikonski otpornici, različiti difuzioni otpornici i diode. U integrisanim kola BiCMOS postoje i NPN i PNP. Uzimanjem najjednostavnije MOS cijevi kao primjer, polisilikon se može koristiti kao "i" zone difuzije N + ili P +, koji je definisan kao NMOS ili PMOS cijev. Međutim, svi uređaji nemaju jasne strukturne karakteristike, a neki uređaji imaju nešto drugačiju definiciju. Slijedi detaljna analiza otpornosti na polisilicije kao primjer. U dizajnu čipa, polisilikon se takođe može koristiti kao veza osim metala. Zbog toga moramo uključiti polisilikon kada definiramo povezujući sloj. U stvari, ne postoji razlika između polisilikonske veze i polisilikonskog otpornika u realizaciji procesa. Fizički, sve su iste. Oni koriste samo različita fizička svojstva polisilicija za postizanje različitih funkcija. Na ovaj način, otpornost na polisilikone ne može se izvući direktno iz rasporeda. Rešenje je da veštački dodate nivo, crtajući na mestu otpornosti polisilicija na rasporedu, da se razlikuje od opšte polisilicon linije. Kada je napisana LVS datoteka, otpornost na polisilikon može se dobiti korišćenjem polisilicija i dodane faze "i". Metoda ekstrakcije otpornosti na polisilikone primenjuje se i na različite druge uređaje, uključujući razne difuzione otpornike, diode i triode.


Za neobičajne CMOS i BiCMOS procese, u krugu će biti posebnih uređaja. Na primer, u mnogim visokonaponskim čipovima integrisanih kola, postojaće novi tip uređaja za napajanje kao što je LDMOS, koji je integrisan unutar čipa. Struktura ovih specijalnih uređaja je veoma složena, vrlo je složena i dugotrajna za korištenje precizne definicije izjave, a ovi uređaji se mogu objasniti metodom sličnim otkrivanju otpornosti na polisilicije. Pošto je broj takvih uređaja veoma mali, može se razdvojiti dodatnim slojem. Uređaj se može detaljno definisati, a uz ručnu kontrolu može se postići svrha inspekcije. Provera LVS-a uglavnom je da obezbedi ispravnost veze između ovih uređaja i drugih uređaja. Slijedi detaljan uvod u LDMOS uređaje na čipu visokog napona integrisanog kruga.

9.png

10.jpg

LDMOS je transverzalni kratki kanalni višekanalni uređaj koji se široko koristi u visokonaponskim i niskim strujnim poljima u visokonaponskim integriranim krugovima. Kao što je prikazano na Slici 3 i Slici 4, u poređenju sa CMOS prolazom, visoki otporni sloj nazvan drift region je dizajniran između izvorne površine i područja curenja LDMOS-a, kako bi se poboljšala njegova sposobnost izdržavanja. Složena struktura visokonaponskih uređaja se uglavnom odnosi na složenost procesa. Ali sa stanovišta ekstrakcije, jeziku Drakula je potrebna topologija izgleda, a operacija se može odvojiti od procesa. Stoga, u procesu sastavljanja LVS komandne datoteke, potrebno je samo procesirati grafičku strukturu LDMOS-a. Mi koristimo Dracula jezik za identifikaciju komponenti i integraciju mreže sa mrežom. LDMOS cev se izvlači iz sledećeg programa.

11.png

4) blok za crtež (opcionalno): pošaljite izlaznu datoteku na uređaj kao što je ploter. Komandna datoteka je direktno vezana za proveru tačnosti visine, propusta, pogrešnih prikaza, lažnih utjecaja na dizajn prve uspješne cijene i vremena na tržište.