info@panadisplay.com
Bridgetek BT81X (815/6) Opis naprednog ugrađenog video motora

Bridgetek BT81X (815/6) Opis naprednog ugrađenog video motora

May 09, 2019

BT815 / 6 je jedan čip, ugrađeni video kontroler sa sledećim funkcionalnim blokovima:

 Quad SPI host interfejs

 Quad SPI Flash interfejs

 Sistemski sat

 Engine Engine

 Paralelni RGB video interfejs

 Audio Engine

 Podrška za dodirni ekran i interfejs (Resistive = BT816 / Capacitive - BT815)

 Upravljanje napajanjem


Funkcije za svaki blok su ukratko opisane u sljedećim pododjeljcima.


4.1 Interfejs Quad SPI hosta

BT815 / 6 koristi quad serijski periferni interfejs (QSPI) za komunikaciju sa host mikrokontrolerima
i mikroprocesori.


4.1.1 QSPI interfejs

QSPI slave interfejs radi do 30MHz. Podržan je samo SPI način 0. Pogledajte poglavlje 6.4.2 za
detaljna specifikacija vremena. QSPI se može konfigurirati kao SPI slave u SINGLE, DUAL ili QUAD
načina kanala.
Podrazumevano, SPI slave radi u SINGLE modu kanala sa MOSI kao ulaz iz mastera i
MISO kao izlaz na master. DUAL i QUAD režimi kanala mogu se konfigurisati preko SPI slavea
sama. Za promjenu režima kanala, upisite u registar REG_SPI_WIDTH. Donja tabela prikazuje
postavljanje.
image

Kod DUAL / QUAD režima kanala, SPI podatkovni portovi su sada jednosmjerni. U ovim režimima, svaki SPI
Transakcija (označena CS_N aktivnom niskom) počinje sa portovima podataka koji su postavljeni kao ulazi.
Dakle, za pisanje na BT815 / 6, protokol će raditi kao u FT800, sa “WR-Command / Addr2,
Addr1, Addr0, DataX, DataY, DataZ… ”Operacija pisanja se smatra završenom kada CS_N ide
neaktivno visoko.
Za čitanje sa BT815 / 6, protokol će i dalje raditi kao u FT800, sa “RD-Command / Addr2,
Addr1, Addr0, Dummy-Byte, DataX, DataY, DataZ ”. Međutim, budući da su podatkovni portovi sada jednosmjerni, a
Promjena smjera luke će se pojaviti prije nego što DataX bude isključen iz BT815 / 6. Zato je važno
da firmver koji kontroliše SPI master mijenja smjer SPI matičnih podataka na “ulaz” nakon
prenosi Addr0. BT815 / 6 neće promeniti smer porta dok ne počne da isključuje DataX. Dakle,
Dummy-Byte ciklusi će biti korišćeni kao period promene kada ni SPI master ni slave neće
voziti autobus; putanje podataka stoga mora imati pull-up / pull-downs. SPI slave od BT815 / 6
će resetirati sve svoje portove podataka u smjeru unosa kada CS_N postane neaktivan visok (tj. na kraju struje)
SPI master transakcija).
Dijagram prikazuje ponašanje i SPI majstora i slavea u glavnom slučaju čitanja.
image

U režimu DUAL kanala, MISO (MSB) i MOSI se koriste dok su u režimu QUAD kanala. IO3
(MSB), IO2, MISO i MOSI.
Slika 4-2 prikazuje direktnu vezu sa 1.8-3.3V IO MPU / MCU sa jednim ili dvostrukim SPI interfejsom.
Slika 4-3 prikazuje direktnu vezu sa 1.8-3.3V IO MPU / MCU sa Quad SPI interfejsom.
image

image

4.1.2 Serijski protokol podataka

BT815 / 6 se pojavljuje kao domaćin MPU / MCU kao memorijski mapiran SPI uređaj. Domaćin komunicira
sa BT815 / 6 koristeći čitanje i zapisivanje na veliki (4 megabajta) adresni prostor. Unutar ove adrese
Prostor je posvećen prostorima za grafiku, audio i dodirnu kontrolu. Pogledajte poglavlje 5 za detalje
memory map.
Domaćin čita i zapisuje BT815 / 6 adresni prostor koristeći SPI transakcije. Ove transakcije su
memorija čitanje, memorija pisanje i naredba pisati. Serijski podaci se prvo šalju najznačajnijim bitom.
Svaka transakcija počinje sa CS_N niskim, a završava kada CS_N ide visoko. Nema ograničenja podataka
dužina unutar jedne transakcije, sve dok je memorijska adresa kontinuirana.


4.1.3 Čitanje memorije hosta

Za SPI transakcije čitanja memorije, host šalje dva nula bita, nakon čega slijedi 22-bitna adresa. Ovo je
nakon čega slijedi lažni bajt. Nakon dumitnog bajta, BT815 / 6 odgovara na svaki bajt domaćina sa čitanjem
data bytes.

image

4.1.4 Memorija hosta Pisanje

Za SPI transakcije pisanja memorije, host šalje '1' bit i '0' bit, nakon čega slijedi 22-bitna adresa.
Nakon toga slijedi upis podataka.

image

4.1.5 Komanda hosta

Kada šalje naredbu, domaćin šalje naredbu od 3 bajta. Tabela 4-5 Greška u Host Command Listu !
Referentni izvor nije pronađen. navodi sve funkcije komandi hosta.
Za SPI naredbe transakcije, host šalje '0' bit i '1' bit, nakon čega slijedi 6-bitni naredbeni kod.
Drugi bajt može biti 00h ili parametar te naredbe. 3. bajt je fiksiran na 00h.
Sve SPI naredbe osim resetiranja sustava mogu se izvršiti samo kada je SPI u Jedinstvenom kanalu
mode. Oni će biti ignorirani kada je SPI u Dual ili Quad kanalu.
Neke naredbe se koriste za konfiguriranje uređaja i ove konfiguracije će se resetirati nakon prijema
SPI PWRDOWN naredba, osim onih koje konfiguriraju stanje pin-a tijekom isključivanja napajanja. Ovo
naredbe će biti ljepljive ako se ne rekonfigurira ili se pojavi power-on-reset (POR).

image

image

image

image

image

image

image

image

image

image

image

Napomena: Svaki naredbeni kod koji nije naveden je rezerviran i ne bi ga trebao koristiti softver.