Dom > Izložba > Sadržaj

Sistem na čipu (SoCs) Struktura

Mar 08, 2019

SoC se sastoji od funkcionalnih hardverskih jedinica, uključujući mikroprocesore koji pokreću softverski kod, kao i komunikacijski podsistem za povezivanje, upravljanje, usmjeravanje i povezivanje između ovih funkcionalnih modula.


Funkcionalne komponente

Procesorske jezgre

SoC mora imati barem jedno procesorsko jezgro, ali obično SoC ima više od jednog jezgra. Jezgra procesora može biti mikrokontroler, mikroprocesor (μP), procesor digitalnog signala (DSP) ili jezgra procesora seta instrukcija specifičnih za aplikaciju (ASIP). ASIP-ovi imaju skupove naredbi koje su prilagođene za domenu aplikacije i dizajnirane da budu efikasnije od općih uputa za određeni tip radnog opterećenja. Multiprocesorski SoC imaju više od jedne procesorske jezgre po definiciji.


Bilo da je u pitanju jednojezgreno, multi-core ili manycore, SoC procesorske jezgre obično koriste RISC arhitekture skupova instrukcija. RISC arhitekture imaju prednost u odnosu na CISC procesore za sustave na čipu, jer zahtijevaju manje digitalne logike, te stoga manje energije i prostora na ploči, te u ugrađenim i mobilnim računalima, područje i snaga često su vrlo ograničeni. Konkretno, SoC procesorske jezgre često koriste ARM arhitekturu jer je to mekani procesor specificiran kao IP jezgra i ima veću energetsku efikasnost od x86.


Memories

Dodatne informacije: Memorija računara

Sistemi na čipu moraju imati poluvodičke memorijske blokove za izvođenje njihovih računanja, kao i mikrokontroleri i drugi ugrađeni sistemi. U zavisnosti od aplikacije, SoC memorija može da formira hijerarhiju memorije i hijerarhiju keša. Na tržištu mobilnih računara ovo je uobičajeno, ali u mnogim ugrađenim mikrokontrolerima male snage to nije potrebno.


Tehnologije memorije za SoCs uključuju memoriju samo za čitanje (ROM), memoriju slučajnog pristupa (RAM), električno izbrisivi programabilni ROM (EEPROM) i flash memoriju. Kao iu drugim kompjuterskim sistemima, RAM se može podijeliti na relativno brži ali skuplji statički RAM (SRAM) i sporiji, ali jeftiniji dinamički RAM (DRAM). Kada SoC ima hijerarhiju keša, SRAM će se obično koristiti za implementaciju L1 keša registara procesora i jezgara, dok će se DRAM koristiti za niže nivoe hijerarhije keša uključujući glavnu memoriju. "Glavna memorija" može biti specifična za jedan procesor (koji može biti multi-core) kada SoC ima više procesora, u kom slučaju se distribuira memorija i mora se poslati putem komunikacije Intermodula na čipu kojoj će pristupiti drugačiji procesor. [11] Za dalju diskusiju o problemima memorije sa više obrada, pogledajte koherenciju keša i latenciju memorije.


Interfaces

SoC uključuju vanjske sučelja, tipično za komunikacijske protokole. Oni se često zasnivaju na industrijskim standardima kao što su USB, FireWire, Ethernet, USART, SPI, HDMI, I²C, itd. Ovi interfejsi će se razlikovati u zavisnosti od nameravane aplikacije. Mogu se podržavati i bežični mrežni protokoli kao što su Wi-Fi, Bluetooth, 6LoWPAN i komunikacija u blizini.


Po potrebi, SoC uključuju analogne interfejse uključujući analogno-digitalne i digitalno-analogne pretvarače, često za obradu signala. Oni mogu biti u mogućnosti da se povežu sa različitim tipovima senzora ili aktuatora, uključujući pametne pretvarače. Oni se mogu povezati sa modulima ili štitovima specifičnim za aplikaciju. [Nb 5] Ili oni mogu biti interni u SoC-u, kao npr. Ako je analogni senzor ugrađen u SoC i njegova očitanja moraju biti pretvorena u digitalne signale za matematičku obradu.


Digitalni procesori signala

Jezgra procesora digitalnog signala (DSP) često je uključena u sisteme na čipu. Oni izvode operacije obrade signala u sistemima na čipu za senzore, aktuatore, prikupljanje podataka, analizu podataka i obradu multimedija. DSP jezgre obično imaju vrlo dugu instrukcijsku riječ (VLIW) i arhitekturu skupa instrukcija s više podataka (SIMD), te su stoga vrlo podložne iskorištavanju paralelizma na razini instrukcija kroz paralelnu obradu i superskalarnu izvedbu. DSP jezgra najčešće imaju uputstva specifična za aplikaciju, i kao takva su obično aplikacijski specifični procesori (ASIP). Takve instrukcije specifične za aplikaciju odgovaraju namenskim hardverskim funkcionalnim jedinicama koje izračunavaju ta uputstva.


Tipične DSP instrukcije uključuju multiply-accumulate, Fast Fourier transform, fused multiply-add i convolutions.


Drugo

Kao i sa drugim kompjuterskim sistemima, SoC-ovi zahtijevaju izvore tajminga za generiranje satnih signala, kontrolu izvršenja SoC funkcija i pružanje vremenskog konteksta za obradu signala aplikacija SoC-a, ako je potrebno. Popularni izvori vremena su kristalni oscilatori i fazno zaključane petlje.


Periferni uređaji na čipu, uključujući tajmere, tajmere u realnom vremenu i generatore za resetovanje napajanja. SoCs također uključuju regulatore napona i sklopove za upravljanje napajanjem.