Dom > Izložba > Sadržaj

Mikroarhitektonski koncepti Povećanje brzine izvođenja

Mar 09, 2019

Ova jednostavna serija koraka komplicira činjenicu da je hijerarhija memorije, koja uključuje keširanje, glavnu memoriju i ne-volatile pohranu kao što su tvrdi diskovi (gdje se nalaze programska uputstva i podaci), uvijek bila sporija od samog procesora. Korak (2) često uvodi dugotrajno (u CPU smislu) kašnjenje dok podaci stižu preko kompjuterske sabirnice. Značajan broj istraživanja je uložen u projekte koji izbjegavaju ova kašnjenja koliko je to moguće. Tokom godina, centralni cilj je bio da se izvrši više instrukcija paralelno, čime se povećava efektivna brzina izvršenja programa. Ovi napori su uveli komplikovane logičke i strujne strukture. U početku, ove tehnike su mogle biti implementirane samo na skupim mainframe računalima ili superračunarima zbog količine kola koje su potrebne za ove tehnike. Kako je proizvodnja poluprovodnika napredovala, sve više ovih tehnika se može implementirati na jednom poluvodičkom čipu. Vidi Mooreov zakon.