Dom > Izložba > Sadržaj

Polje za programiranje polja Polarizacija

Mar 11, 2019

Za ASIC-ove

Povijesno gledano, FPGAs su bili sporiji, manje energetski efikasni i općenito postizali manje funkcionalnosti od svojih fiksnih ASIC kolega. Starija studija je pokazala da projekti implementirani na FPGA-ovima u prosjeku zahtijevaju 40 puta veću površinu, privlače 12 puta veću dinamičku snagu i rade na jednoj trećini brzine odgovarajućih ASIC implementacija.


U novije vrijeme, FPGA uređaji kao što su Xilinx Virtex-7 ili Altera Stratix 5 su došli da se suprotstave odgovarajućim ASIC i ASSP ("specifični standardni dio", kao što je samostalni USB čip) rješenjima pružajući značajno smanjenu potrošnju energije, brzina, niži troškovi materijala, minimalna implementacija nekretnina i povećane mogućnosti za ponovnu konfiguraciju 'on-the-fly'. Kada je ranije dizajn mogao da sadrži 6 do 10 ASIC-ova, isti dizajn se sada može postići koristeći samo jedan FPGA.


Prednosti FPGA-a uključuju mogućnost ponovnog programiranja kada su već razmještene (tj. "U polju") kako bi se ispravile greške, a često uključuju i kraće vrijeme na tržištu i niže troškove koji se ponavljaju. Prodavci takođe mogu proći srednjim putem putem FPGA prototipova: razvijaju svoj prototipski hardver na FPGA, ali proizvode svoju konačnu verziju kao ASIC tako da više ne mogu da se modifikuju nakon što je dizajn urađen.


Trendovi


Xilinx je tvrdio da nekoliko tržišnih i tehnoloških dinamika mijenjaju ASIC / FPGA paradigmu u februaru 2009:


Troškovi razvoja integrisanih kola su agresivno rasli

ASIC kompleksnost je produžila vrijeme razvoja

Resursi za istraživanje i razvoj i broj zaposlenih su se smanjivali

Gubici prihoda zbog sporog puštanja na tržište su rasli

Finansijska ograničenja u siromašnoj ekonomiji su pokretala jeftine tehnologije.

Ovi trendovi čine FPGA boljom alternativom od ASIC-a za veći broj aplikacija višeg volumena nego što su se u prošlosti koristile, na što kompanija pripisuje sve veći broj FPGA dizajna.


Neke FPGA imaju mogućnost djelomične konfiguracije koja omogućava da se jedan dio uređaja ponovno programira dok drugi dijelovi i dalje rade.



Složeni programabilni logički uređaji (CPLD) \ t

Primarne razlike između složenih programabilnih logičkih uređaja (CPLDs) i FPGA su arhitektonske. CPLD ima komparativno restriktivnu strukturu koja se sastoji od jednog ili više programabilnih logičkih polja suma proizvoda koji hrane relativno mali broj registarskih taktova. Kao rezultat toga, CPLD-ovi su manje fleksibilni, ali imaju prednost predvidljivih vremenskih kašnjenja i veći odnos logike-interkonekcije FPGA arhitekture, s druge strane, dominiraju interkonekcijom. To ih čini daleko fleksibilnijim (u smislu raspona dizajna koji su praktični za njihovu implementaciju), ali i daleko složeniji za projektiranje, ili barem zahtijevanje složenijeg softvera za automatizaciju elektronskog dizajna (EDA).


U praksi, razlika između FPGA-a i CPLD-a je često jedna od veličina jer su FPGA-ovi obično mnogo veći u smislu resursa od CPLD-a. Obično samo FPGA sadrže složenije ugrađene funkcije kao što su sabirači, množitelji, memorija i serijalizatori. Još jedna uobičajena razlika je da CPLD-ovi sadrže ugrađenu fleš memoriju za pohranu njihove konfiguracije, dok FPGA obično zahtijevaju vanjsku i trajnu memoriju (ali ne uvijek).


Kada dizajn zahteva jednostavnu instant-on (logika je već konfigurirana pri uključivanju napajanja) CPLD-ovi su općenito preferirani. Za većinu drugih aplikacija FPGA su općenito preferirane. Ponekad se i CPLD i FPGA koriste u jednom sistemu. U tim projektima, CPLDs generalno obavljaju funkcije za logiku ljepila i odgovorne su za “dizanje” FPGA, kao i za kontrolu resetiranja i redoslijeda podizanja kompletne ploče. Stoga, u zavisnosti od aplikacije, može biti razumno koristiti i FPGA i CPLD u jednom dizajnu.

Bezbednosna razmatranja

FPGA imaju i prednosti i nedostatke u odnosu na ASIC ili sigurne mikroprocesore, što se tiče hardverske sigurnosti. Fleksibilnost FPGA-a čini zlonamjerne modifikacije tijekom proizvodnje manjim rizikom. Ranije, za mnoge FPGA, bitstream dizajn bio je izložen dok ga FPGA učitava iz vanjske memorije (obično na svakom uključivanju). Svi veliki FPGA proizvođači sada nude spektar sigurnosnih rješenja za dizajnere kao što su bitstream enkripcija i autentifikacija. Na primjer, Altera i Xilinx nude AES enkripciju (do 256-bit) za bitstreams pohranjene u vanjskoj flash memoriji.


FPGA-i koji interno skladište svoju konfiguraciju u nestabilnu flash memoriju, kao što su Microsemi ProAsic 3 ili Lattice XP2 programabilni uređaji, ne izlažu bitstream tok i ne trebaju enkripciju. Osim toga, flash memorija za preglednu tablicu osigurava zaštitu za slučajne događaje za sve aplikacije. Korisnici koji žele veću garanciju otpornosti na neovlašteno rukovanje mogu koristiti jednokratne FPGA-ove od proizvođača kao što je Microsemi.


Sa svojim Stratix 10 FPGA-ovima i SoC-ovima, Altera je predstavila Secure Device Manager i fizički nepristupačne funkcije koje pružaju visok nivo zaštite od fizičkih napada.


U 2012. istraživači Sergei Skorobogatov i Christopher Woods pokazali su da FPGA mogu biti podložne neprijateljskim namjerama. Otkrili su da je kritična backdoor ranjivost proizvedena u silikonu kao deo Actel / Microsemi ProAsic 3, što ga čini ranjivim na mnogim nivoima, kao što su reprogramiranje kripto i pristupnih ključeva, pristup nešifrovanom bitstreamu, modifikovanje silicijumskih karakteristika niskog nivoa i vađenje konfiguracionih podataka.